Name: theoretical calculation and experimental verification for dislocation reduction in germanium epitaxial layers with semicylindrical voids on silicon
Uploaded: 2020-07-17T12:30:00.000+00:00
Duration: 6 min 57 s
Description: Watch this Scientific Journal Video about Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon at JoVE.co

本研究は、文部科学省の日本学術振興会(JSPS)科研費(17J10044)の助成を受けて行われました。製造プロセスは、文部科学省の「ナノテクノロジープラットフォーム」(プロジェクト番号12024046)によってサポートされました。著者らは、東京大学の山下和彦氏と平田聡氏のTEM観測に協力してくださったことに感謝する。

1. 理論計算手順
<ol><li>TDの軌道を計算します。計算では、SEGマスクがTDD低減に対するART効果を無視するのに十分なほど薄いと仮定します。<ol><li>成長面を決定し、方程式で表します。たとえば、補足ビデオ1aおよび式(1)に示すように、SEG Ge層の丸い断面の時間発展を、時間発展パラメータn = i、SEG Geの高さ(hi)、およびSEG Ge半径(ri)で表します。 <img alt="Equation 4" src="/files/ftp_upload/58897/58897eq4.jpg" style="opacity: 0.9;"></li>
		<li>成長サーフェス上の任意の位置の法線方向を決定します。丸型断面SEG Geについては、補足動画1bに赤線で示す(xi,yi)<img alt="Equation 7" src="/files/ftp_upload/58897/58897eq7v2.jpg" style="opacity: 0.9;">の法線を次のように記述する。次に、次の連立方程式を解いて、点(xi、y i)からTDのエッジ(x i + 1、y i + 1)を取得します。 <img alt="Equation 10" src="/files/ftp_upload/58897/58897eq10.jpg" style="opacity: 0.9;"></li>
		<li>補足ビデオ 1c に示すように、TD 生成の場所 (x 0, 0) に応じて 1 TD の軌道を計算します。つまり、任意のTDの軌跡は、上述の方法により算出することができる。</li>
		<li>TDが底面に浸透し、TDDの減少に寄与すると仮定してTDDを計算します(つまり、SEG Ge層が合体するポイントより下のTDは半円筒形のボイドに閉じ込められ、上面に現れません)。</li>
	</ol></li>
</ol>2. 実験検証手順
<ol><li>SEGマスクの準備<ol><li>SEGマスクを作製する前に、設計ファイルを準備してGe成長領域を定義します。本研究では、市販のソフトウェア(AutoCADなど)を用いて、[110]方向と幅4mmの正方形状のSi窓領域に整列したラインアンドスペースパターンを準備します。</li>
		<li>ソフトウェアを使用してSEGマスク(特にWウィンドウとWマスク)の設計を決定します。Wウィンドウはウィンドウ幅(Siシード幅)、WマスクはSiO2マスク幅であり、SEG Ge層が隣接する層と合体できるようにします。WウィンドウとWマスクを決定するには、[ファイル→構造を開く]をクリックして長方形を描画し→長方形またはポリラインをクリックします。 注:長方形の幅はWウィンドウになり、長方形の間隔はWマスクになります。本研究では、Wウィンドウ とWマスク の最小値はそれぞれ0.5 μmと0.3 μmであり、採用しているEBリソグラフィシステムの分解能によって制限されています。</li>
		<li>参考として、ブランケット領域とみなす幅D4mmの正方形のSi窓領域を描く。[ ファイル→構造を四角形またはポリライン→開く ]をクリックして、正方形のSiウィンドウを描画します。図1に示す回路 図 を使用して、ラインアンドスペースパターンと4mm四方のブランケット領域を準備します。</li>
		<li>抵抗率が1〜100 Ω・cmのBドープp-Si(001)基板を準備します。本研究では、4インチのSi基板を使用します。必要に応じて、ピラニア溶液(20mLの30%H 2 O 2と80 mLの96%H 2SO4の混合物)で基板表面を洗浄します。</li>
		<li>管状炉の蓋を開け、ガラス棒を使用してSi基板を炉に装填します。本研究では、一度に10枚のSi基板を酸化します。</li>
		<li>ガスバルブを開いて乾燥N2 ガスを炉内に吹き込み始める。次に、バルブを制御してガス流量を0.5 L / mに設定します。</li>
		<li>プログラムを変更して焼鈍温度を設定します。本作業では、「パターン工程(モード2)」を使用し、工程温度を900°Cに設定する。 次に、関数を押してプログラムを実行し →実行します。</li>
		<li>温度が900°Cに達したら、ドライN 2バルブを閉じ、ドライO 2バルブ(O 2フロー= 1 L / m)を開き、2時間保持します。 注意: 黄色の部屋で手順2.1.9〜2.1.16を実行します。</li>
		<li>酸化したSi基板をスピンコーターを用いて界面活性剤(OAP)でコーティングし、ホットプレート上で110°Cで90秒間ベークします。</li>
		<li>界面活性剤塗布後、スピンコーターを用いてSi基板をフォトレジスト(ZEP520Aなど)で塗布し、ホットプレート上で180°Cで5分間ベークします。</li>
		<li>界面活性剤とフォトレジストを含むSi基板を電子ビーム(EB)ライターにロードします。</li>
		<li>EBライターで設計ファイル(手順2.1.2で用意)を読み込み、オペレーションファイル(WECファイル)を作成します。WECファイルで線量量を120μC/cm2 に設定します。基板の装填が終了したら、 単回 露光ボタンをクリックしてEB露光を行います。</li>
		<li>露光が終了したら、 ウェーハキャリー→アンロード をクリックして、EBライターから基板をアンロードします。</li>
		<li>ドラフトチャンバーでフォトレジスト現像液(ZED)と現像液用リンス液(ZMD)を準備します。露出したSi基板を現像液に室温で60秒間浸します。</li>
		<li>現像液からSi基板を取り出し、N2 ガスで基板を乾燥させます。</li>
		<li>現像したSi基板をホットプレートに載せ、110°Cで90秒間ベークします。</li>
		<li>Si基板を緩衝フッ化水素酸(BHF-63SE)に1分間浸して、EB曝露および現像の結果として空気にさらされたSiO2 層の一部を除去します。</li>
		<li>有機フォトレジスト除去剤(Hakuri-104など)に15分間浸漬して、Si基板からフォトレジストを除去します。</li>
		<li>Si基板を0.5%希フッ化水素酸に4分間浸して、窓領域の薄い自然酸化物を除去しますが、SiO2 マスクを保持します。次に、超高真空化学気相成長(UHV-CVD)チャンバーにロードしてGeを成長させます。 図2 に本研究で用いたUHV-CVDシステムを示す。</li>
	</ol></li>
	<li>エピタキシャルGe成長<ol><li>SEGマスク(ステップ2.1のように作製)を備えたSi基板をロードロックチャンバーにロードします。</li>
		<li>バッファー/主成長温度は、オペレーションコンピュータに表示される レシピ タブで設定します。SEG Ge層が隣接する層と合体するように、Geの主な成長の期間を決定します。主な成長の期間を決定するために、面内/横方向の成長を決定する{113}面上のGeの成長率を考慮してください26。本研究では、主成長の持続時間を650°Cと700°Cでそれぞれ270分と150分に設定します。</li>
		<li>メインウィンドウで 開始 をクリックすると、Si基板が自動的に成長チャンバーに転送されます。 注:エピタキシャルGe成長に関するプロトコル(ステップ2.2.4-2.2.7)は自動的に処理されます。</li>
		<li>装填したSi基板上にGeバッファーを低温(≈380°C)で成長させる。原料ガスとしてArで9%に希釈したGeH4を使用し、バッファー成長中はGeH4の分圧を0.5Paに保つ。</li>
		<li>高温でGeメイン層を成長させます。主成長中はGeH4 の分圧を0.8 Paに保ちます。本研究では、SEG Geを円形の断面と{113}面の断面25と比較するために、主成長温度に650°Cと700°Cの2つの異なる温度を使用します。 注:(001)面でのGeの成長速度は、温度とは無関係に11.7 nm / minでした。</li>
		<li>SEG Geの進化とその合体を可視化するために、別のSi基板上に厚さ10nmのSi0.3Ge0.7境界層を周期的に挿入しながらGe成長を行います。Si0.3 Ge 0.7層は、Si2H6およびGeH4ガスを用いて形成した。Si0.3Ge0.7層成長中は、Si2H6ガスの分圧を0.02Pa、GeH4ガスの分圧を0.8Paとする。</li>
		<li>Si基板は成長チャンバーからロードロックチャンバーに自動的に転送されるため、ロードロックチャンバーをベントし、Si基板を手動でアンロードします。</li>
	</ol></li>
	<li>エッチングピット密度(EPD)測定<ol><li>超音波洗浄機を用いて、32mgのI2 を67mLのCH3COOHに溶解する。</li>
		<li>I2-溶解したCH3COOH、20mLのHNO3、および10mLのHFを混合する。</li>
		<li>Ge成長したSi基板をCH3COOH / HNO3 / HF / I2 溶液に5〜7秒間浸して、エッチングピットを形成します。</li>
		<li>エッチングされたGe表面を光学顕微鏡(通常は100倍)で観察し、エッチングされたピットが正常に形成されていることを確認します。</li>
		<li>原子間力顕微鏡(AFM)を使用して、エッチングされたピットをカウントします。エッチングしたGeサンプルをAFMステージに置き、自動 アプローチをクリックしてプローブに近づきます。</li>
		<li>AFMと一体化した光学顕微鏡で観察エリアを決め、10μm×10μmの5つのエリアをスキャンします。振幅減衰係数は自動的に決定されます。</li>
	</ol></li>
	<li>電子顕微鏡観察<ol><li>集束Geイオンビーム(FIBマイクロサンプリング法)を使用して、合体/ブランケットGe層からTEM試料をピックアップします27。</li>
		<li>TeM試料をArイオンを用いたイオンミリングシステムで研磨します。本研究では、断面観察では[110]方向に150-500 nm、平面観察では[001]方向に200 nmとするTEM試料を薄くする。</li>
		<li>平面TEM試料の場合は、Ge層の上面をアモルファス層で保護し、Ge層の下(基板)側から薄くします。</li>
		<li>加速電圧200kVでTEM観察を行います。厚い(500 nm)TEM試料を観察するために、断面明視野走査TEM(STEM)観察を実行します。</li>
		<li>Si0.3 Ge 0.7境界層と合体したGeの場合、加速電圧200 kVで断面高角環状暗視野(HAADF)STEM観測を行います。</li>
	</ol></li>
</ol>

著者は開示するものは何もありません。

本研究では、4 x 107 / cm2 のTDDが実験的に示されました。さらなるTDD低減のために、プロトコル内には主にSEGマスク調製とエピタキシャルGe成長の2つの重要なステップがあります。
図4に示す我々のモデルは、APR、Wウィンドウ/(Wウィンドウ+ Wマスク)が0.1と小さい場合、合体GeでTDDを107/cm2未満に減らすことができることを示しています。さらなるTDD低減に向けて、APRの小さいSEGマスクを用意する必要があります。ステップ2.1.2で述べたように、WウィンドウとWマスクの最小値はそれぞれ0.5μmと0.3μmであり、採用されたEBリソグラフィシステムの分解能によって制限されました。APRを低減する簡単な方法の1つは、リソグラフィおよびエッチングプロセスを変更することである(例えば、別のフォトレジストを使用する、より良好なリソグラフィシステムを使用する、より浅いBHFエッチングを有するより薄いSiO2層を使用するなど)。成熟したリソグラフィとエッチングプロセスにより、100nmよりも狭いSEGマスクが可能になります。本研究では、Wマスク≤1μmのときに平坦な上面を有する合体Geが得られた。したがって、100 nmのWウィンドウと900 nmのWマスク(APR = 0.1)は、現在の成長条件で平坦な上面を持つ合体Geを与えるでしょう。
それに加えて、SEGマスク調製の変更により、SEGマスクのエッジうねりが少なくなり、GeSEG層間の配向ミスが抑制されるはずです。SEG Ge層が合体したときのTD生成(図11)は、SEGマスク調製の変更の結果として抑制されます。
計算結果(図3)で明らかになったように、TDDを低減するためにはSiO2上でのGe成長の抑制が必要である。SiO2上でのGe成長の抑制は、Ge成長段階の修正(すなわち、成長温度の上昇、SEGマスクの回転、H2ガスの導入、およびGeH4ガスの圧力の低下)によってもたらされる44,45。
本研究で提案・検証したTDD還元法は、Geフォトニックデバイスへの応用において既存の手法よりも優れている(熱アニールや厚いバッファ層を一切使用せずにTDDを低減できる)。最高プロセス温度は成長温度である700°Cであり、ボイドの高さは≈150nmであった。既存の方法と比較して、最高温度はアニール温度(通常900°C)7よりも低く、ボイドの高さはSiGe傾斜バッファ層(通常数μm)10、ART用のSiO2トレンチ(通常0.5-1μm)13、Siピラー上のGe成長用のバッファ層(通常≈5μm)よりも浅い18。従来型/提示された方法の比較を表1にまとめた。
典型的なGeフォトニックデバイス(≈100μm2)のフットプリントを考慮すると、TDDは106 / cm2未満であり、TD < 1 /デバイスが最終目標になります。この方法のTDDの理論限界は0であるため、106 /cm2未満のTDDが達成できる可能性があります。目標に向けて、より最適化されたリソグラフィとエッチングが調査されます。

Si上のエピタキシャルGeは、光通信範囲(1.3〜1.6μm)の光を検出/放出でき、Si CMOS(相補型金属酸化膜半導体)処理技術に適合するため、アクティブフォトニックデバイスプラットフォームとして大きな関心を集めています。しかし、GeとSiの格子不整合は4.2%と大きいため、Si上のGeエピタキシャル層では~109/cm2の密度でねじ切り転位(TD)が形成されます。Geフォトニックデバイスは、TDがGe光検出器(PD)や変調器(MOD)のキャリア生成センターとして、レーザーダイオード(LD)のキャリア再結合センターとして機能するため、TDによって性能が低下します。次に、PDおよびMOD1,2,3の逆リーク電流(Jリーク)とLD4,5,6のスレッショルド電流(Jth)を増加させます。
Si上のGeのTD密度(TDD)を低下させるための様々な試みが報告されている(補足図1)。熱アニーリングはTDの動きを刺激し、TDDを典型的には2 x 107 / cm2に減少させます。欠点は、SiとGeの混合と、リン7,8,9などのGe中のドーパントのアウトディフュージョンの可能性です(補足図1a)。SiGe傾斜バッファ層10,11,12は、臨界厚さを増加させ、TDDの生成を抑制し、TDDを典型的には2 x 106/cm2に減少させる。ここでの欠点は、バッファが厚いため、Geデバイスとその下のSi導波路との間の光結合効率が低下することです(補足図1b)。アスペクト比トラップ(ART)13,14,15は選択的エピタキシャル成長(SEG)法であり、厚いSiO 2トレンチの側壁にTDをトラップすることにより、TDを通常<1 x 10 6 / cm2に低減します。ART法では、厚いSiO 2マスクを使用して、Siのはるか上に位置し、同じ欠点を持つSiO2マスクよりもGeのTDDを低減します(補足図1b、1c)。Siピラーシード上のGe成長とアニーリング16,17,18はART法と同様であり、高アスペクト比Ge成長によるTDトラップを可能にし、<1 x 105 / cm2になります。しかしながら、Ge合一のための高温アニールは、補足図1a〜c(補足図1d)において同じ欠点を有する。
上記の方法の欠点のないSi上で低TDDのGeエピタキシャル成長を達成するために、これまでにSEGGe成長7,15,21,22,23で報告された次の2つの重要な観察結果に基づいて、合体誘起TDD低減19,20を提案しました。:1)TDは成長面に垂直になるように曲げられ(断面透過型電子顕微鏡(TEM)によって観察され)、2)SEG Ge層の合体により、SiO2マスク上に半円筒形の空隙が形成されます。
TDは成長面からのイメージ力によって曲がっていると仮定しました。Si上のGeの場合、イメージ力は、自由表面から1nm離れた距離でのねじ転位とエッジ転位に対してそれぞれ1.38GPaと1.86GPaのせん断応力を生成します19。計算されたせん断応力は、Ge24の60°転位について報告された0.5GPaのパイエルス応力よりも大幅に大きい。この計算は、定量的にGe SEG層のTDD減少を予測し、SEG Geの成長19とよく一致しています。TDのTEM観測は、Si20上で提示されたSEG Ge成長におけるTD挙動を理解するために行われる。画像力誘起TDD低減は、熱アニーリングや厚いバッファ層がないため、フォトニックデバイスアプリケーションに適しています。
本稿では、TDD低減法の提案に採用されている理論計算と実験的検証の具体的手法について述べる。

<table><tbody><tr><td>AFM</td><td>SII NanoTechnology</td><td>SPI-3800N</td><td></td></tr><tr><td>BHF</td><td>DAIKIN</td><td>BHF-63U</td><td></td></tr><tr><td>CAD design</td><td>AUTODESK</td><td>AutoCAD 2013</td><td>Software</td></tr><tr><td>CH&lt;sub&gt;3&lt;/sub&gt;COOH</td><td>Kanto-Kagaku</td><td>Acetic Acid</td><td>for Electronics</td></tr><tr><td>CVD</td><td>Canon ANELVA</td><td>I-2100 SRE</td><td></td></tr><tr><td>Developer</td><td>ZEON</td><td>ZED</td><td></td></tr><tr><td>Developer rinse</td><td>ZEON</td><td>ZMD</td><td></td></tr><tr><td>EB writer</td><td>ADVANTEST</td><td>F5112+VD01</td><td></td></tr><tr><td>Furnace</td><td>Koyo Thermo System</td><td>KTF-050N-PA</td><td></td></tr><tr><td>HF, 0.5 %</td><td>Kanto-Kagaku</td><td>0.5 % HF</td><td></td></tr><tr><td>HF, 50 %</td><td>Kanto-Kagaku</td><td>50 % HF</td><td></td></tr><tr><td>HNO&lt;sub&gt;3&lt;/sub&gt;, 61 %</td><td>Kanto-Kagaku</td><td>HNO3 1.38</td><td>for Electronics</td></tr><tr><td>I&lt;sub&gt;2&lt;/sub&gt;</td><td>Kanto-Kagaku</td><td>Iodine 100g</td><td></td></tr><tr><td>Photoresist</td><td>ZEON</td><td>ZEP520A</td><td></td></tr><tr><td>Photoresist remover</td><td>Tokyo Ohka</td><td>Hakuri-104</td><td></td></tr><tr><td>Surfactant</td><td>Tokyo Ohka</td><td>OAP</td><td></td></tr><tr><td>TEM</td><td>JEOL</td><td>JEM-2010HC</td><td></td></tr></tbody></table>

theoretical calculation and experimental verification for dislocation reduction in germanium epitaxial layers with semicylindrical voids on silicon

シリコン(Si)上のエピタキシャルゲルマニウム(Ge)のねじ切り転位密度(TDD)の低減は、モノリシックに統合されたフォトニクス回路の実現にとって最も重要な課題の1つです。本稿では,TDD低減のための新規モデルの理論計算方法と実験的検証の手法について述べる.理論計算方法は、転位像力の観点から、選択的エピタキシャル成長(SEG)のTDと非平面成長面の相互作用に基づくねじ切り転位(TD)の曲げを記述します。計算は、SiO2 マスク上のボイドの存在がTDDの減少に役立つことを明らかにしています。実験的検証は、超高真空化学気相成長法を用いたゲルマニウム(Ge)SEGによる、エッチングおよび断面透過型電子顕微鏡(TEM)による成長したGeのTD観察によって記述される。TDDの減少は、SiO2 SEGマスク上の半円筒空隙の存在と成長温度によるものであることが強く示唆されています。実験的検証のために、半円筒形のボイドを有するエピタキシャルGe層が、Ge層のSEGおよびそれらの合体の結果として形成される。実験的に得られたTDDは、理論モデルに基づいて計算されたTDDを再現します。断面TEM観察により、TDの終端と生成の両方が半円筒形の空隙で発生することが明らかになりました。平面図TEM観察により、半円筒形のボイドを持つGe中のTDのユニークな挙動が明らかになりました(つまり、TDはSEGマスクとSi基板に平行になるように曲がっています)。

Watch this Scientific Journal Video about Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon at JoVE.co

Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon

シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層におけるねじ切り転位(TD)密度の低減について、理論計算と実験的検証が提案されています。像力によるTDと表面の相互作用に基づく計算、TD測定、TDの透過型電子顕微鏡観察を示します。

シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層の転位低減に関する理論計算と実験的検証

Reduction of threading dislocation density (TDD) in epitaxial germanium (Ge) on silicon (Si) has been one of the most important challenges for the ...

theoretical-calculation-experimental-verification-for-dislocation

Nanyang Technological University

Research

JoVE Journal

Engineering

2.1K ビュー.  The University of Tokyo. シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層におけるねじ切り転位(TD)密度の低減について、理論計算と実験的検証が提案されています。像力によるTDと表面の相互作用に基づく計算、TD測定、TDの透過型電子顕微鏡観察を示します。 

ビデオ: Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon

Fabrication of Uniform Nanoscale Cavities via Silicon Direct Wafer Bonding

Measurements of the heat capacity and superfluid fraction of confined 4He have been performed near the lambda transition using lithographically patterned and bonded silicon wafers. Unlike confinements in porous materials often used for these types of experiments3, bonded wafers provide predesigned uniform spaces for confinement. The geometry of each cell is well known, which removes a large source of ambiguity in the interpretation of data.
Exceptionally flat, 5 cm diameter, 375 &#181;m thick Si wafers with about 1 &#181;m variation over the entire wafer can be obtained commercially (from Semiconductor Processing Company, for example). Thermal oxide is grown on the wafers to define the confinement dimension in the z-direction. A pattern is then etched in the oxide using lithographic techniques so as to create a desired enclosure upon bonding. A hole is drilled in one of the wafers (the top) to allow for the introduction of the liquid to be measured. The wafers are cleaned2 in RCA solutions and then put in a microclean chamber where they are rinsed with deionized water4. The wafers are bonded at RT and then annealed at ~1,100 &#176;C. This forms a strong and permanent bond. This process can be used to make uniform enclosures for measuring thermal and hydrodynamic properties of confined liquids from the nanometer to the micrometer scale.

A method for permanently bonding two silicon wafers so as to realize a uniform enclosure is described. This includes wafer preparation, cleaning, RT bonding, and annealing processes. The resulting bonded wafers (cells) have uniformity of enclosure ~1%1,2. The resulting geometry allows for measurements of confined liquids and gasses.

シリコン直接ウェハー接合による均一ナノスケールキャビティの作製

Measurements of the heat capacity and superfluid fraction of confined 4He have been performed near the lambda transition using lithographically patterned ...

工学

Electron Channeling Contrast Imaging for Rapid III-V Heteroepitaxial Characterization

Misfit dislocations in heteroepitaxial layers of GaP grown on Si(001) substrates are characterized through use of electron channeling contrast imaging (ECCI) in a scanning electron microscope (SEM). ECCI allows for imaging of defects and crystallographic features under specific diffraction conditions, similar to that possible via plan-view transmission electron microscopy (PV-TEM). A particular advantage of the ECCI technique is that it requires little to no sample preparation, and indeed can use large area, as-produced samples, making it a considerably higher throughput characterization method than TEM. Similar to TEM, different diffraction conditions can be obtained with ECCI by tilting and rotating the sample in the SEM. This capability enables the selective imaging of specific defects, such as misfit dislocations at the GaP/Si interface, with high contrast levels, which are determined by the standard invisibility criteria. An example application of this technique is described wherein ECCI imaging is used to determine the critical thickness for dislocation nucleation for GaP-on-Si by imaging a range of samples with various GaP epilayer thicknesses. Examples of ECCI micrographs of additional defect types, including threading dislocations and a stacking fault, are provided as demonstration of its broad, TEM-like applicability. Ultimately, the combination of TEM-like capabilities &#8211; high spatial resolution and richness of microstructural data &#8211; with the convenience and speed of SEM, position ECCI as a powerful tool for the rapid characterization of crystalline materials.

The use of electron channeling contrast imaging in a scanning electron microscope to characterize defects in III-V/Si heteroexpitaxial thin films is described. This method yields similar results to plan-view transmission electron microscopy, but in significantly less time due to lack of required sample preparation.

迅速なIII-Vヘテロ特徴付けのための電子チャネリングコントラストイメージング

Misfit dislocations in heteroepitaxial layers of GaP grown on Si(001) substrates are characterized through use of electron channeling contrast imaging ...

Light Enhanced Hydrofluoric Acid Passivation: A Sensitive Technique for Detecting Bulk Silicon Defects

A procedure to measure the bulk lifetime (&#62;100 &#181;sec) of silicon wafers by temporarily attaining a very high level of surface passivation when immersing the wafers in hydrofluoric acid (HF) is presented. By this procedure three critical steps are required to attain the bulk lifetime. Firstly, prior to immersing silicon wafers into HF, they are chemically cleaned and subsequently etched in 25% tetramethylammonium hydroxide. Secondly, the chemically treated wafers are then placed into a large plastic container filled with a mixture of HF and hydrochloric acid, and then centered over an inductive coil for photoconductance (PC) measurements. Thirdly, to inhibit surface recombination and measure the bulk lifetime, the wafers are illuminated at 0.2 suns for 1 min&#160;using a halogen lamp, the illumination is switched off, and a PC measurement is immediately taken. By this procedure, the characteristics of bulk silicon defects can be accurately determined. Furthermore, it is anticipated that a sensitive RT surface passivation technique will be imperative for examining bulk silicon defects when their concentration is low (&#60;1012 cm-3).

A RT liquid surface passivation technique to investigate the recombination activity of bulk silicon defects is described. For the technique to be successful, three critical steps are required: (i) chemical cleaning and etching of silicon, (ii) immersion of silicon in 15% hydrofluoric acid and (iii) illumination for 1 min.

ライト強化フッ酸不動態化：バルクシリコン欠陥を検出するための高感度テクニック

A procedure to measure the bulk lifetime (&#62;100 &#181;sec) of silicon wafers by temporarily attaining a very high level of surface passivation when ...

Epitaxial Growth of Perovskite Strontium Titanate on Germanium via Atomic Layer Deposition

Atomic layer deposition (ALD) is a commercially utilized deposition method for electronic materials. ALD growth of thin films offers thickness control and conformality by taking advantage of self-limiting reactions between vapor-phase precursors and the growing film. Perovskite oxides present potential for next-generation electronic materials, but to-date have mostly been deposited by physical methods. This work outlines a method for depositing SrTiO3 (STO) on germanium using ALD. Germanium has higher carrier mobilities than silicon and therefore offers an alternative semiconductor material with faster device operation. This method takes advantage of the instability of germanium's native oxide by using thermal deoxidation to clean and reconstruct the Ge (001) surface to the 2&#215;1 structure. 2-nm thick, amorphous STO is then deposited by ALD. The STO film is annealed under ultra-high vacuum and crystallizes on the reconstructed Ge surface. Reflection high-energy electron diffraction (RHEED) is used during this annealing step to monitor the STO crystallization. The thin, crystalline layer of STO acts as a template for subsequent growth of STO that is crystalline as-grown, as confirmed by RHEED. In situ X-ray photoelectron spectroscopy is used to verify film stoichiometry before and after the annealing step, as well as after subsequent STO growth. This procedure provides framework for additional perovskite oxides to be deposited on semiconductors via chemical methods in addition to the integration of more sophisticated heterostructures already achievable by physical methods.

This work details the procedures for the growth and characterization of crystalline SrTiO3 directly on germanium substrates by atomic layer deposition. The procedure illustrates the ability of an all-chemical growth method to integrate oxides monolithically onto semiconductors for metal-oxide semiconductor devices.

原子層堆積法を介してゲルマニウム上のペロブスカイト型チタン酸ストロンチウムのエピタキシャル成長

Atomic layer deposition (ALD) is a commercially utilized deposition method for electronic materials. ALD growth of thin films offers thickness control and ...

化学

Comprehensive Characterization of Extended Defects in Semiconductor Materials by a Scanning Electron Microscope

Extended defects such as dislocations and grain boundaries have a strong influence on the performance of microelectronic devices and on other applications of semiconductor materials. However, it is still under debate how the defect structure determines the band structure, and therefore, the recombination behavior of electron-hole pairs responsible for the optical and electrical properties of the extended defects. The present paper is a survey of procedures for the spatially resolved investigation of structural and of physical properties of extended defects in semiconductor materials with a scanning electron microscope (SEM). Representative examples are given for crystalline silicon. The luminescence behavior of extended defects can be investigated by cathodoluminescence (CL) measurements. They are particularly valuable because spectrally and spatially resolved information can be obtained simultaneously. For silicon, with an indirect electronic band structure, CL measurements should be carried out at low temperatures down to 5 K due to the low fraction of radiative recombination processes in comparison to non-radiative transitions at room temperature. For the study of the electrical properties of extended defects, the electron beam induced current (EBIC) technique can be applied. The EBIC image reflects the local distribution of defects due to the increased charge-carrier recombination in their vicinity. The procedure for EBIC investigations is described for measurements at room temperature and at low temperatures. Internal strain fields arising from extended defects can be determined quantitatively by cross-correlation electron backscatter diffraction (ccEBSD). This method is challenging because of the necessary preparation of the sample surface and because of the quality of the diffraction patterns which are recorded during the mapping of the sample. The spatial resolution of the three experimental techniques is compared.

The optical, electrical, and structural properties of dislocations and of grain boundaries in semiconductor materials can be determined by experiments performed in a scanning electron microscope. Electron microscopy has been used to investigate cathodoluminescence, electron beam induced current, and diffraction of backscattered electrons.

走査型電子顕微鏡による半導体材料における拡張欠陥の総合的な特性評価

Extended defects such as dislocations and grain boundaries have a strong influence on the performance of microelectronic devices and on other applications ...

Probing C84-embedded Si Substrate Using Scanning Probe Microscopy and Molecular Dynamics

This paper reports an array-designed C84-embedded Si substrate fabricated using a controlled self-assembly method in an ultra-high vacuum chamber. The characteristics of the C84-embedded Si surface, such as atomic resolution topography, local electronic density of states, band gap energy, field emission properties, nanomechanical stiffness, and surface magnetism, were examined using a variety of surface analysis techniques under ultra, high vacuum (UHV) conditions as well as in an atmospheric system. Experimental results demonstrate the high uniformity of the C84-embedded Si surface fabricated using a controlled self-assembly nanotechnology mechanism, represents an important development in the application of field emission display (FED), optoelectronic device fabrication, MEMS cutting tools, and in efforts to find a suitable replacement for carbide semiconductors. Molecular dynamics (MD) method with semi-empirical potential can be used to study the nanoindentation of C84-embedded Si substrate. A detailed description for performing MD simulation is presented here. Details for a comprehensive study on mechanical analysis of MD simulation such as indentation force, Young&#39;s modulus, surface stiffness, atomic stress, and atomic strain are included. The atomic stress and von-Mises strain distributions of the indentation model can be calculated to monitor deformation mechanism with time evaluation in atomistic level.

Probing C84-embedded Si Substrate Using Scanning Probe Microscopy and Molecular Dynamics

This paper reports the nanomaterial fabrication of a fullerene Si substrate inspected and verified by nanomeasurements and molecular dynamic simulation.

Cプロービング<sub&gt; 84</sub&gt;走査型プローブ顕微鏡および分子動力学を用いたSi基板を-embedded

This paper reports an array-designed C84-embedded Si substrate fabricated using a controlled self-assembly method in an ultra-high vacuum chamber. The ...

A Novel Method for In Situ Electromechanical Characterization of Nanoscale Specimens

Electrically assisted deformation (EAD) is increasingly being used to improve the formability of metals during processes such as sheet metal rolling and forging. Adoption of this technique is proceeding despite disagreement concerning the underlying mechanism responsible for EAD. The experimental procedure described herein enables a more explicit study compared to previous EAD research by removing thermal effects, which are responsible for disagreement in interpreting previous EAD results. Furthermore, as the procedure described here enables EAD observation in situ and in real time in a transmission electron microscope (TEM), it is superior to existing post-mortem methods that observe EAD effects post-test. Test samples consist of a single crystal copper (SCC) foil having a free-standing tensile test section of nanoscale thickness, fabricated using a combination of laser and ion beam milling. The SCC is mounted to an etched silicon base that provides mechanical support and electrical isolation while serving as a heat sink. Using this geometry, even at high current density (~3,500 A/mm2), the test section experiences a negligible temperature increase (&#60;0.02 &#176;C), thus eliminating Joule heating effects. Monitoring material deformation and identifying the corresponding changes to microstructures, e.g. dislocations, are accomplished by acquiring and analyzing a series of TEM images. Our sample preparation and in situ experiment procedures are robust and versatile as they can be readily utilized to test materials with different microstructures, e.g., single and polycrystalline copper.

A Novel Method for In Situ Electromechanical Characterization of Nanoscale Specimens

Isolating electrical and thermal effects on electrically assisted deformation (EAD) is very difficult using macroscopic samples. Metallic sample micro- and nanostructures together with a custom test procedure have been developed to evaluate the impact of applied current on the formation without joule heating and evolution of dislocations on these samples.

のための新しい方法<em&gt;現場で</em&gt;ナノスケール試料の電気機械的特性

Electrically assisted deformation (EAD) is increasingly being used to improve the formability of metals during processes such as sheet metal rolling and ...

Scalable Quantum Integrated Circuits on Superconducting Two-Dimensional Electron Gas Platform

To form a coherent quantum transport in hybrid superconductor-semiconductor (S-Sm) junctions, the formation of a homogeneous and barrier-free interface between two different materials is necessary. The S-Sm junction with high interface transparency will then facilitate the observation of the induced hard superconducting gap, which is the key requirement to access the topological phases (TPs) and observation of exotic quasiparticles such as Majorana zero modes (MZM) in hybrid systems. A material platform that can support observation of TPs and allows the realization of complex and branched geometries is therefore highly demanding in quantum processing and computing science and technology. Here, we introduce a two-dimensional material system and study the proximity induced superconductivity in semiconducting two-dimensional electron gas (2DEG) that is the basis of a hybrid quantum integrated circuit (QIC). The 2DEG is a 30 nm thick In0.75Ga0.25As quantum well that is buried between two In0.75Al0.25As barriers in a heterostructure. Niobium (Nb) films are used as the superconducting electrodes to form Nb- In0.75Ga0.25As -Nb Josephson junctions (JJs) that are symmetric, planar and ballistic. Two different approaches were used to form the JJs and QICs. The long junctions were fabricated photolithographically, but e-beam lithography was used for short junctions&#8217; fabrication. The coherent quantum transport measurements as a function of temperature in the presence/absence of magnetic field B are discussed. In both device fabrication approaches, the proximity induced superconducting properties were observed in the In0.75Ga0.25As 2DEG. It was found that e-beam lithographically patterned JJs of shorter lengths result in observation of induced superconducting gap at much higher temperature ranges. The results that are reproducible and clean suggesting that the hybrid 2D JJs and QICs based on In0.75Ga0.25As quantum wells could be a promising material platform to realize the real complex and scalable electronic and photonic quantum circuitry and devices.

Quantum integrated circuits (QICs) consisting of array of planar and ballistic Josephson junctions (JJs) based on In0.75Ga0.25As two-dimensional electron gas (2DEG) is demonstrated. Two different methods for fabrication of the two-dimensional (2D) JJs and QICs are discussed followed by the demonstration of quantum transport measurements in sub-Kelvin temperatures.

超伝導2次元電子ガスプラットフォーム上のスケーラブル量子集積回路

To form a coherent quantum transport in hybrid superconductor-semiconductor (S-Sm) junctions, the formation of a homogeneous and barrier-free interface ...

Developing High Performance GaP/Si Heterojunction Solar Cells

To improve the efficiency of Si-based solar cells beyond their Shockley-Queisser limit, the optimal path is to integrate them with III-V-based solar cells. In this work, we present high performance GaP/Si heterojunction solar cells with a high Si minority-carrier lifetime and high crystal quality of epitaxial GaP layers. It is shown that by applying phosphorus (P)-diffusion layers into the Si substrate and a SiNx layer, the Si minority-carrier lifetime can be well-maintained during the GaP growth in the molecular beam epitaxy (MBE). By controlling the growth conditions, the high crystal quality of GaP was grown on the P-rich Si surface. The film quality is characterized by atomic force microscopy and high-resolution x-ray diffraction. In addition, MoOx was implemented as a hole-selective contact that led to a significant increase in the short-circuit current density. The achieved high device performance of the GaP/Si heterojunction solar cells establishes a path for further enhancement of the performance of Si-based photovoltaic devices.

Here, we present a protocol to develop high-performance GaP/Si heterojunction solar cells with a high Si minority-carrier lifetime.

高パフォーマンス ギャップ/Si ヘテロ接合太陽電池の開発

To improve the efficiency of Si-based solar cells beyond their Shockley-Queisser limit, the optimal path is to integrate them with III-V-based solar ...

3D Depth Profile Reconstruction of Segregated Impurities Using Secondary Ion Mass Spectrometry

The presented protocol combines excellent detection limits (1 ppm to 1 ppb) using secondary ion mass spectrometry (SIMS) with reasonable spatial resolution (~1 &#181;m). Furthermore, it describes how to obtain realistic three-dimensional (3D) distributions of segregated impurities/dopants in solid state materials. Direct 3D depth profile reconstruction is often difficult to achieve due to SIMS-related measurement artifacts. Presented here is a method to identify and solve this challenge. Three major issues are discussed, including the i) nonuniformity of the detector being compensated by flat-field correction; ii) vacuum background contribution (parasitic oxygen counts from residual gases present in the analysis chamber) being estimated and subtracted; and iii)&#160;performance of all steps within a stable timespan of the primary ion source. Wet chemical etching is used to reveal the position and types of dislocation in a material, then the SIMS result is superimposed on images obtained via scanning electron microscopy (SEM). Thus, the position of agglomerated impurities can be related to the position of certain defects. The method is fast and does not require sophisticated sample preparation stage; however, it requires a high-quality, stable ion source, and the entire measurement must be performed quickly to avoid deterioration of the primary beam parameters.

The presented method describes how to identify and solve measurement artifacts related to secondary ion mass spectrometry as well as obtain realistic 3D distributions of impurities/dopants in solid state materials.

シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層の転位低減に関する理論計算と実験的検証

要約

さらに動画を探す

この動画の章

シリコン直接ウェハー接合による均一ナノスケールキャビティの作製

迅速なIII-Vヘテロ特徴付けのための電子チャネリングコントラストイメージング

ライト強化フッ酸不動態化：バルクシリコン欠陥を検出するための高感度テクニック

原子層堆積法を介してゲルマニウム上のペロブスカイト型チタン酸ストロンチウムのエピタキシャル成長

走査型電子顕微鏡による半導体材料における拡張欠陥の総合的な特性評価

Cプロービング

のための新しい方法

超伝導2次元電子ガスプラットフォーム上のスケーラブル量子集積回路

高パフォーマンスギャップ/Si ヘテロ接合太陽電池の開発

二次イオン質量分析を用いた分離不純物の3D深さプロファイル再構成(英語)

シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層の転位低減に関する理論計算と実験的検証

要約

さらに動画を探す

この動画の章

シリコン直接ウェハー接合による均一ナノスケールキャビティの作製

迅速なIII-Vヘテロ特徴付けのための電子チャネリングコントラストイメージング

ライト強化フッ酸不動態化：バルクシリコン欠陥を検出するための高感度テクニック

原子層堆積法を介してゲルマニウム上のペロブスカイト型チタン酸ストロンチウムのエピタキシャル成長

走査型電子顕微鏡による半導体材料における拡張欠陥の総合的な特性評価

Cプロービング

のための新しい方法

超伝導2次元電子ガスプラットフォーム上のスケーラブル量子集積回路

高パフォーマンス ギャップ/Si ヘテロ接合太陽電池の開発

二次イオン質量分析を用いた分離不純物の3D深さプロファイル再構成(英語)

高パフォーマンスギャップ/Si ヘテロ接合太陽電池の開発