저자는 재정 지원과 교수 브라이언 A. Korgel ESPRC 및 배 시스템 및이 작업에 사용 되는 실리콘 나노 와이어를 성장 하는 SFLS의 공급에 대 한 그의 그룹을 감사 하 고 싶습니다.

주의: 모든 절차 하지 않는 한 달리 명시 된 일어나는 클린 룸 환경 및 위험 평가에 안전을 보장 하기 위해 나노 와이어 및 화학 처리 하는 동안 완료 되었습니다. 나노 소재 건강 영향으로는 아직 알 수 있고 적절 한 처리 되어야 한다 그래서21돌 수 있습니다.
참고: 프로세스 DEP 연락처를 정의 하는 첫 번째 평판과 금속 증 착 단계 다음 기판의 준비로 시작 합니다. 나노 와이어 다음 DEP를 통해 조립 되 고 입금 나노 와이어 최고 연락처 추가 옵션 photolithographic 및 금속 증 착 단계를 수행할 수 있습니다. 나노와이어 트랜지스터 소자 전류-전압 특성 다음 반도체 특성화 키트를 사용 하 여 측정 됩니다.
1입니다. 기판의 준비
<ol><li>적당 한 크기, 예를 들어, 2.5 c m2으로 핑된 n 형 실리콘/실리콘 이산화 웨이퍼를 잘라.</li>
	<li>절단, 동안 웨이퍼의 위쪽 표면 하지만 진 또는 긁힌 확인 합니다.</li>
	<li>다이아몬드 선 침 한 컷을 만들기 위해 하나의 연속 동작에 표면에 걸쳐 실행 합니다.</li>
	<li>컷에 따라 웨이퍼를 분할.</li>
	<li>기판 홀더에 샘플을 놓고 5 분 이온된 물, 아세톤, 그리고 소 프로 파 놀 (IPA)에서 100% 전력 (450 W)에서 초음파 목욕, 먼저 sonicate. 주: CAS 번호 및 공급 업체 테이블의 자료 를 참조 하십시오.</li>
	<li>모든 나머지 IPA 또는 먼지 표면에서 제거 하려면 질소 총 기판 건조.</li>
	<li>플라즈마 재 100 W 5 분에 대 한 모든 나머지 유기 잔류물 제거를 산소 플라즈마에서 샘플.</li>
</ol>2. 사진 평판 Bilayer 과정 연락처
참고: bilayer 사진 평판 과정 전극을 만드는 데 사용 됩니다. 포토 리소 그래피 과정은 감광 재료의 부패를 방지 하기 위해 노란색 방에 실시 됩니다.
<ol><li>나머지 물 표면에서 제거 하는 열판을 사용 하 여 15 분 동안 150 ° C에서 샘플을 열. 참고: 이것은 감광;의 접착 되도록 그러나 HMDS와 같은 화학 뇌관도 사용할 수 있습니다.</li>
	<li>핫 플레이트에서 샘플을 제거 하 고 스핀 coater에 배치.</li>
	<li>전체 샘플은 균일 하 게 덮여 때까지 약 1 mL 감광 A의 표면에 드롭를 피 펫을 사용 하 여. 주: 사용 하는 정확한 포토 레지스트에 대 한 테이블의 자료 를 참조 하십시오.</li>
	<li>회전 45 4000 rpm에서 샘플 s, 대략 250의 필름 두께 생산 하기 위해 nm. 경우 전극은 150 보다 두꺼운 nm 입금,이 제조 법을 변경 하는.</li>
	<li>Spin coater에서 샘플을 제거 하 고 5 분 동안 150 ° C에서 열판에 배치.</li>
	<li>열판에서 샘플을 제거 하 고 샘플 50% 습도 상자에서 5 분 휴식을 두고. 이 감광 제22재입니다. 참고: 실험실의 습도 50% 보다 큰 경우, 샘플이 공기에 남아 수 있습니다.</li>
	<li>Spin coater에 다시 샘플 놓고 플라스틱 기판의 표면에 감광 B의 약 1 mL.</li>
	<li>45 3500 rpm에서 샘플을 회전 약 500의 필름 두께 주는 s nm.</li>
	<li>2 분 동안 120 ° C에서 열판에 샘플을 놓습니다.</li>
	<li>열판 및 5 분 동안 50% 습도 상자에 나머지를 두고에서 샘플을 제거 합니다.</li>
	<li>6.7에 대 한 마스크 aligner 및 UV 빛을 포토 마스크를 사용 하 여 샘플을 노출 노출의 180 mJ의 총에 대 한 s. 참고: 정확한 노출 복용량 마스크 aligner의 특정 모델에 따라 조정 해야 합니다.</li>
	<li>마스크-aligner에서 샘플을 제거 하 고 30에 대 한 감광 개발자에 그것을 immersing에 의해 개발 s. 주: 정확한 개발자에 대 한 테이블의 자료 를 참조 하십시오.</li>
	<li>개발자에서 샘플을 제거, 이온된 수로 샘플을 담가 그리고 개발 프로세스를 중지 하려면 그것을 씻어.</li>
	<li>광학 현미경을 사용 하 여 사진 평판을 확인 합니다. 편광판은 bilayer 언더컷 채널 주위 희미 한 선으로 나타납니다을 확인을 사용할 수 있습니다. 너무 많은 경우 시간을 조정할 수 있습니다 또는 두 약간 약화 이루어집니다.</li>
</ol>3입니다. 금속 접촉의 증 착
참고: 전자 빔 (전자 빔) 증 착 전극 준비 포토 레지스트에 입금 하는 데 사용 됩니다. 이 프로세스는 열 증발 또는 다른 종류의 금속 박막 증 착 기술 사용할 수도 있습니다.
<ol><li>전자 빔 챔버;에서 샘플을 배치 높은 진공에이 때까지 그것을 아래로 펌프. 이 경우에, 약 1 x 10-6 mTorr의 진공 도달 된다.</li>
	<li>2-6 nm 티타늄 접착 층의 역할의 뒤에 30 예금 DEP 연락처에 대 한 골드의 nm.</li>
	<li>전자 빔 상공에서 샘플을 제거 합니다.</li>
	<li>대부분의 포토 레지스트 및 과잉 금속을 제거 하 여 이륙 절차를 수행 합니다. 이것은 포토 레지스트 리무버 15 분의 비 커에 샘플을 배치 하 여 이루어집니다.</li>
	<li>포토 레지스트 리무버 A의 비 커에서 샘플을 제거 하 고 추가 15 분 포토 레지스트 리무버의 다른 깨끗 한 비 커에 배치. 이것은 샘플에 정착에서 어떤 큰 금속 입자를 방지입니다.</li>
	<li>Sonicating 50% 전력에서 5 분에 대 한 비 커에 의해 완전 한 이륙.</li>
	<li>목욕 한--하나, 전극 사이 정착에서 원치 않는 금속 입자를 방지 하기 위해 IPA와 자료를 씻어을 보장에서 샘플을 제거 합니다. 참고: 전극 지금 나노 와이어의 DEP 정렬에 대 한 준비가 되어있습니다.</li>
</ol>4입니다. 나노 와이어의 DEP
<ol><li>실리콘 또는 약 1 µ g/mL 농도의 anisole에 다른 나노 와이어의 솔루션을 준비 합니다. 이 실험에서 솔루션은 15 짧게 sonicated 어떤 응집 제거할 수 설정 최저 전력에서 s. 톨루엔, N, N-dimethylformamide (DMF)1등 다른 용 매를 사용할 수 있습니다.</li>
	<li>드롭 희생 기판에 나노와이어 배합의 10 µ L를 주조 하 여 솔루션을 확인 하십시오.</li>
	<li>편광된 광학 현미경 (POM)를 사용 하 여 입금된 나노 와이어로 기판을 검사 합니다. 실리콘 나노 와이어 birefringent 되며 따라서 쉽게 볼 수 있습니다 폼에. 경우 볼 수 없습니다 나노와이어 덩어리는 나노 와이어의 대부분 기판에 분산 잘 그리고 단계를 시작할 수 있습니다, 그렇지 않으면 솔루션은 다시 sonicated 나노와이어 농도 조정 해야 할 수 있습니다. 그것은 올바른 나노와이어 분산을 달성 하기 위해 몇 가지 시도 걸릴 수 있습니다.</li>
	<li>수평 정렬 장치 채널 경사 30 ° (수평선) 대에 전극 가진 준비 된 샘플 플랫폼을 배치 합니다. 분산 흐름 방향으로 더 효율적인 나노와이어 정렬 있도록 전극 가장자리에 수직 해야 합니다.</li>
	<li>주파수 발생기1에 연결 된 마이크로 프로브를 사용 하 여 전극에 문의.</li>
	<li>원하는 주파수 및 전압 주파수 발생기에는 설정 합니다. 이 실험에서 10 V 피크-피크의 DEP 신호 전압 및 1 MHz sinewave를 사용 합니다. 참고: 증가 주파수 최대 20 MHz 높은 전도도와 낮은 트랩 밀도1,2나노 와이어를 수집 도울 수 있다. 자세한 내용은 참조1 참조 하십시오. 여기에 표시 된 DEP 신호 주파수 범위 참조1에 설명 된 대로 SFLS Si 나노 와이어 임피던스 분광학 및 수집 시간 분석을 실시 하 여 얻은 했다. 다른 종류의 더 높은 또는 낮은 충전 캐리어 이동성 나노 와이어, 나노 와이어, 실수로 또는 나노 와이어 다른 성장 방법으로 얻은 결과 고품질 나노 와이어의 컬렉션에 다른 DEP 신호 주파수 범위를 가질 수 있습니다.</li>
	<li>스위치-주파수 생성기 고 장치 영역에는 micropipette를 사용 하 여 나노와이어 솔루션의 대략 10 µ L을 드롭. 참고: 각도 (30 °)에서 샘플을 배치는 액체의 중력 지원 느린 흐름을 만드는 데 도움이 됩니다. 또는, 유리 슬라이드를 사용 하 여 모 세관 작업 사용된6수 있습니다.</li>
	<li>DEP 적용 30 s와 다음 스위치-오프 주파수 생성기에 대 한 신호.</li>
	<li>샘플을 제거 하 고 매우 부드럽게 IPA로 씻어.</li>
	<li>매우 부드럽게 질소 총을 사용 하 여 샘플의 드라이 오프. 편광된 광학 현미경 샘플을 검사 하 고 매개 변수를 조정 하는 데 사용할 수 있습니다. 참고: DEP 신호 전압, 주파수, 그리고 나노와이어 분산 밀도 장치1,2당 몇 백에 몇 나노 와이어에서 나노 와이어의 재현 원하는 밀도 달성 하기 위해 조정할 수 있습니다.</li>
</ol>5입니다. 보조 금속 층의 증 착
<ol><li>NW Fet에서 향상 된 현재 분사를 달성 하는 나노와이어 위에 두 번째 금속 접촉을 적용 합니다. 참고:이 연락처 증 착 과정만 골드 레이어 입금을 제외 하 고 정확한 동일한 단계 섹션 2, 3, 사진 평판에 금속 증 착을 다음과 같습니다.</li>
</ol>6. I-v 특성화의 나노와이어 장치
참고: 샘플 지금 완료 되 고 후속 실험에서 사용할 수 있습니다 또는 나노와이어 FET 전기 속성을 설정 하 그들의 i-v 특성을 측정할 수 있다. 조작된 장치는 다시 문이 Fet도 핑된 실리콘 웨이퍼 일반적인 게이트 역할 및 SiO2 층 게이트 유 전체 역할을 한다.
<ol><li>문와 전기 접촉을 설정 하기 위해 다이아몬드 선 침을 사용 하 여 샘플의 가장자리에 실리콘 산화물의 작은 영역을 제거 합니다.</li>
	<li>모든 원치 않는 실리콘 산화물 입자를 제거 하는 질소 총을 사용 합니다.</li>
	<li>제거한 SiO2지역에 게이트 프로브 골드 소스-드레인 전극 연락처에 3 microprobes (소스, 드레인 및 게이트)를 배치 합니다.</li>
	<li>반도체 특성 분석 시스템을 사용 하 여-V 측정.</li>
	<li>게는 소자의 성능 및 나노 와이어1,,1723의 전기적 특성에 대 한 정보를 제공 NW Fet의 전송 및 출력 검사를 측정 합니다. Note 전송 측정 스테핑 소스-드레인 전압 및 연소 게이트 전압을 포함 한다. 출력 특성은 소스-드레인 전압을 공중 소탕 하 고 게이트 전압을 스텝에 의해 측정 됩니다.</li>
</ol>

<ol>
	<li>Constantinou, M., Rigas, G. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Simultaneous+Tunable+Selection+and+Self-Assembly+of+Si+Nanowires+from+Heterogeneous+Feedstock.">Simultaneous Tunable Selection and Self-Assembly of Si Nanowires from Heterogeneous Feedstock.</a> ACS Nano. , (2016).</li><li>Constantinou, M., Hoettges, K. F., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Rapid+determination+of+nanowires+electrical+properties+using+a+dielectrophoresis-well+based+system.">Rapid determination of nanowires electrical properties using a dielectrophoresis-well based system.</a> App. Phy. Lett. 110 (13), 1-6 (2017).</li><li>Huang, H., Lee, Y. C., Tan, O. K., Zhou, W., Peng, N., Zhang, Q. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=High+sensitivity+SnO2+single-nanorod+sensors+for+the+detection+of+H2+gas+at+low+temperature.">High sensitivity SnO2 single-nanorod sensors for the detection of H2 gas at low temperature.</a> Nanotech. 20 (11), 115501 (2009).</li><li>Rutherglen, C., Jain, D., Burke, P. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Nanotube+electronics+for+radiofrequency+applications.">Nanotube electronics for radiofrequency applications.</a> Nat. nanotech. 4 (12), 811-819 (2009).</li><li>Kang, M. G., Hwang, D. H., Kim, B. S., Whang, D., Hwang, S. W. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=RF+characterization+of+germanium+nanowire+field+effect+transistors.">RF characterization of germanium nanowire field effect transistors.</a> AIP Conf. Proc. 1399 (2011), 319-320 (2011).</li><li>Collet, M., Salomon, S., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Large-scale+assembly+of+single+nanowires+through+capillary-assisted+dielectrophoresis.">Large-scale assembly of single nanowires through capillary-assisted dielectrophoresis.</a> Adv. Mat. 27 (7), 1268-1273 (2015).</li><li>Pethig, R. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Dielectrophoresis:+Status+of+the+theory,+technology,+and+applications.">Dielectrophoresis: Status of the theory, technology, and applications.</a> Biomicrofluidics. 4 (2), (2010).</li><li>Jones, T. B. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=.">.</a> Electromechanics of particles. (2), (1995).</li><li>El-Ali, J., Sorger, P. K., Jensen, K. F. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Cells+on+chips.">Cells on chips.</a> Nat. 442 (7101), 403-411 (2006).</li><li>Doh, I., Cho, Y. H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=A+continuous+cell+separation+chip+using+hydrodynamic+dielectrophoresis+(DEP)+process.">A continuous cell separation chip using hydrodynamic dielectrophoresis (DEP) process.</a> Sensrs. and Actrs, A: Phys. 121 (1), 59-65 (2005).</li><li>Freer, E. M., Grachev, O., Duan, X., Martin, S., Stumbo, D. P. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=High-yield+self-limiting+single-nanowire+assembly+with+dielectrophoresis.">High-yield self-limiting single-nanowire assembly with dielectrophoresis.</a> Nat. nanotech. 5 (7), 525-530 (2010).</li><li>Monica, A. H., Papadakis, S. J., Osiander, R., Paranjape, M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Wafer-level+assembly+of+carbon+nanotube+networks+using+dielectrophoresis.">Wafer-level assembly of carbon nanotube networks using dielectrophoresis.</a> Nanotech. 19, 85303 (2008).</li><li>Raychaudhuri, S., Dayeh, S. A., Wang, D., Yu, E. T. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Precise+semiconductor+nanowire+placement+through+dielectrophoresis.">Precise semiconductor nanowire placement through dielectrophoresis.</a> Nano Lett. 9 (6), 2260-2266 (2009).</li><li>Schmidt, V., Riel, H., Senz, S., Karg, S., Riess, W., G&#246;sele, U. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Realization+of+a+silicon+nanowire+vertical+surround-gate+field-effect+transistor.">Realization of a silicon nanowire vertical surround-gate field-effect transistor.</a> Small. 2 (1), 85-88 (2006).</li><li>Hanrath, T., Korgel, B. A. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Supercritical+fluid-liquid-solid+(SFLS)+synthesis+of+Si+and+Ge+nanowires+seeded+by+colloidal+metal+nanocrystals.">Supercritical fluid-liquid-solid (SFLS) synthesis of Si and Ge nanowires seeded by colloidal metal nanocrystals.</a> Adv. Mat. 15 (5), 437-440 (2003).</li><li>Heitsch, A. T., Akhavan, V. A., Korgel, B. A. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Rapid+SFLS+synthesis+of+Si+nanowires+using+trisilane+with+in+situ+alkyl-amine+passivation.">Rapid SFLS synthesis of Si nanowires using trisilane with in situ alkyl-amine passivation.</a> Chem. of Mat. 23 (11), 2697-2699 (2011).</li><li>Constantinou, M., Stolojan, V., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Interface+Passivation+and+Trap+Reduction+via+a+Solution-Based+Method+for+Near-Zero+Hysteresis+Nanowire+Field-Effect+Transistors.">Interface Passivation and Trap Reduction via a Solution-Based Method for Near-Zero Hysteresis Nanowire Field-Effect Transistors.</a> ACS App. Mat. and Intf. 7 (40), 22115-22120 (2015).</li><li>Kim, T. H., Lee, S. Y., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Dielectrophoretic+alignment+of+gallium+nitride+nanowires+(GaN+NWs)+for+use+in+device+applications.">Dielectrophoretic alignment of gallium nitride nanowires (GaN NWs) for use in device applications.</a> Nanotech. 17 (14), 3394-3399 (2006).</li><li>Boote, J., Evans, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Dielectrophoretic+manipulation+and+electrical+characterization+of+gold+nanowires.">Dielectrophoretic manipulation and electrical characterization of gold nanowires.</a> Nanotech. 16 (9), 1500-1505 (2005).</li><li>Gierhart, B. C., Howitt, D. G., Chen, S. J., Smith, R. L., Collins, S. D. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Frequency+Dependence+of+Gold+Nanoparticle+Superassembly+by+Dielectrophoresis.">Frequency Dependence of Gold Nanoparticle Superassembly by Dielectrophoresis.</a> Langmuir. 23 (19), 12450-12456 (2007).</li><li>Klaine, S. J., Alvarez, P. J. J., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Nanomaterials+in+the+environment:+behavior,+fate,+bioavailability,+and+effects.">Nanomaterials in the environment: behavior, fate, bioavailability, and effects.</a> Environ. tox. and chem. / SETAC. 27 (9), 1825-1851 (2008).</li><li>van Tilburg, J. W. W., Algra, R. E., Immink, W. G. G., Verheijen, M., Bakkers, E. P. A. M., Kouwenhoven, L. P. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Surface+passivated+InAs/InP+core/shell+nanowires.">Surface passivated InAs/InP core/shell nanowires.</a> Semicond. Sci. and Tech. 25 (2), 24011 (2010).</li><li>Krupke, R. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/entrez/query.fcgi?db=PubMed&cmd=Search&doptcmdl=Citation&defaultField=Title+Word&term=Separation+of+Metallic+from+Semiconducting+Single-Walled+Carbon+Nanotubes.">Separation of Metallic from Semiconducting Single-Walled Carbon Nanotubes.</a> Sci. 301 (5631), 344-347 (2003).</li></ol>

저자는 관심의 없습니다 충돌을 확인 합니다.

성공적인 제조 및 소자의 성능을 여러 가지 요인에 따라 달라 집니다. 이러한 배합, 용 매, DEP, 주파수 및 장치 전극1에 현재 나노 와이어의 수의 제어의 선택에 나노와이어 밀도 및 유통 포함 됩니다.
반복 작업 장치 달성 중요 한 단계 중 하나는 클러스터 또는 덩어리 없이 나노와이어 정립의 준비 합니다. 정립은 DEP 덩어리의 수를 줄이기 위해 및 나노와이어 분산을 유지 하기 전에 sonicated 수 있습니다. 한번 솔루션의 밀도 만든 수 있습니다 제어 하기 어려운 경우에 특히 나노 와이어 응고 덜 빽빽한 공식으로 이어질 수 있는 것. 그러나 계면 활성 제는 더를 만드는 데 사용할 수 있는 계면 활성 제 장치 성능의 부정적인 영향을 미칠 수 있습니다 배합, 분산.
그림 2A 덩어리의 상당수와 드롭 캐스트 입금 나노 와이어의 예가 나와 있습니다. 나노 와이어의 덩어리는 제거 하기 어려운 나는 나노 와이어 쥡니다16도중에 취약, 경우 솔루션 몇 초 동안 정착 수 것이 좋습니다. 다음 사용을 위해 배합의 상단 떨어져 pipetted 한다. 잘 분산 된 나노 와이어 무거운 나노와이어 클러스터 아래에 침 몰 하는 반면, 솔루션 위에 부동.
용 매와 접한의 DEP 증 착 단계에서 매개 변수를 영향을 줍니다. 나노와이어 경험 dielectrophoretic 힘은 방정식 18:: 에 의해 주어진
<img alt="Equation 1" src="/files/ftp_upload/56408/56408eq1v2.jpg">
어디 <img alt="Equation 2" src="/files/ftp_upload/56408/56408eq2.jpg"> 반지름과 나노와이어의 길이 관련 있는 형상 요소입니다 <img alt="Equation 3" src="/files/ftp_upload/56408/56408eq3v2.jpg"> 는 전기 분야의 평균 제곱근의 그라데이션 및 <img alt="Equation 4" src="/files/ftp_upload/56408/56408eq4.jpg"> Clausius Mossotti 요소 (식 2)의 진짜 부분 이다.
<img alt="Equation 5" src="/files/ftp_upload/56408/56408eq5.jpg">
어디 <img alt="Equation 6" src="/files/ftp_upload/56408/56408eq6.jpg"> 및 <img alt="Equation 7" src="/files/ftp_upload/56408/56408eq7.jpg"> 입자 및 중간 유전율, <img alt="Equation 8" src="/files/ftp_upload/56408/56408eq8.jpg"> </img>및 <img alt="Equation 9" src="/files/ftp_upload/56408/56408eq9.jpg"> 그들의 전도도 그리고 <img alt="Equation 10" src="/files/ftp_upload/56408/56408eq10v3.jpg"> 출발의 주파수는 공식 2, 힘 전도도 및 용 매와는 접한의 유전율에 따라 달라 집니다. 솔벤트 변경 되 면이 크게 주파수를 변경 하 고 나노 와이어 어셈블리에 대 한 응답을 강제로 수 있습니다. 그것은 또한 분명 다른 나노와이어 재료 같은 용 매에도 다르게 응답할 것 이다입니다.
<img alt="Equation 11" src="/files/ftp_upload/56408/56408eq11.jpg">나타냅니다, 다른 주파수에 입자 결정 합니다 여부는 나노 와이어 높은 전기 분야 기온 변화도 (긍정적인 DEP)의 지역 또는 낮은 전기 분야의 지역으로 이동 매체 보다 더 많거나 적은 polarizable 그라데이션 (부정적인 DEP)1.
그림 5 는 힘의 시뮬레이션된 곡선에서는 anisole 실리콘 나노 와이어에 의해 경험. 나노 와이어 11.9의 유전율을 간주 되며 2.5 x 5 x 10-2 S/m. Anisole를 10-2 의 전도도 4.33의 유전율 및 2 x 10-6 S/m의 가정된 전도도. 주파수는 힘 0으로 떨어지면 다른 conductivities에 대 한 다르다. 적용된 주파수1,,224를 변경 하 여 그들의 상대적인 전도도 및 유전율의 기반으로 하는 다른 입자를 선택 하는 효과 사용할 수 있습니다. 더 높은 주파수를 트랩의 낮은 밀도와 높은 전도성 나노 와이어를 선택 발견 되었습니다. 이 크게 증가에-전류 나노와이어 및 향상 된 하위 임계값 경사1FET 장치 이끌어 낸다.
이 효과 사용 하는 전극의 종류와 기판의 경사 각도에 따라 달라 집니다. 한 번에 하나의 매개 변수를 변경 하 여 그것을 보정 하기 위해 그들의 전극에이 프로세스를 조정 하고자 하는 연구자에 대 한 권장 합니다.
그림 2C, 불 쌍 한 I-V 장치 특성, 나노 와이어 때문에 지도할 수 있는 같이 너무 많은 나노 와이어는 매트에 발생 장치 채널 영역에 나노 와이어의 수는 또한 반복 작업 장치 달성 중요 한 서로 상영 하 고 채널에서 게이트 필드의 효과 감소.
나노 와이어의 밀도 제어, 전압, 주파수, 그리고 제형의 농도 변경된1수 있습니다. 예를 들어 나노 와이어의 수를 늘리기 위해 전압을 증가 수 있습니다, 또는 나노와이어 배합의 농도 증가. 그것이 강한 영향 수집된 나노 와이어의 품질에 주파수의 감소는 권장 하지 않습니다, 그래서 고성능 나노와이어 장치 준비 하는 경우 DEP 신호의 주파수는 매우 중요 한 매개 변수입니다. 그것은 그 어떤 경우에 높은 전압 수 있습니다 발생할 특정 유형의 매우19, 녹기 나노 와이어를 실시 하거나 구울 연락처 지역 주목도 한다.
요약 하자면, DEP 나노와이어 어셈블리는 매우 강력한 기술 임피던스 분광학과 결합 될 때 높은 품질 나노 와이어의 컬렉션에 대 한 DEP 신호 주파수를 평가 하. 높은 품질 Si 나노와이어 컬렉션에 대 한 식별 1-20 m h z 범위에서 높은 DEP 신호 주파수에서 잘 제어 및 재현성 나노와이어 어셈블리를 얻을 수 있습니다. 대부분의 경우, 장치 영역 당 나노 와이어의 몇 백에 수만의 나노와이어 어셈블리 고성능 나노와이어 트랜지스터의 데모에 대 한 충분 한 있습니다. 방법론은 DEP 신호1,2에 그것의 응답의 점에서 각 소재 검사 하는 경우 다른 종류의 나노 와이어, 나노 소재, 확장 간단 합니다.

미리 정의 된 기판 위치에 나노 입자의 제어 및 재현성 어셈블리 솔루션 처리 전자 및 광학 장치에서 반도체 또는 실시 나노 입자를 활용 하 여 주요 과제 중 하나입니다. 고성능 장치에 대 한 그것은 또한 매우 도움이 우선 크기, 그리고 특정 전자 속성을 포함 하 여, 예를 들어, 높은 전도도 및 표면 트랩의 낮은 밀도와 나노 입자를 선택할 수 있습니다. 포함 한 나노와이어, 나노튜브, 나노 성장에 있는 뜻깊은 진도도 불구 하 고 일부 유사 나노 속성은 항상 존재, 그리고 선택 단계 크게1 나노 기반 장치 성능 향상 ,2.
이 작품에서 보여준 흐름 기반 DEP 방법의 목적은 고성능 나노와이어 필드 효과 트랜지스터 금속 접촉에 제어 반도체 나노 와이어 어셈블리를 표시 하 여 위의 문제를 해결 하기. DEP의 나노와이어 장치 제조 나노 와이어, 나노 와이어의 정렬/방향 및 원하는 속성을 통해 DEP 신호 주파수 선택1나노 와이어의 선택의 위치를 포함 하 여 한 번에 여러 가지 문제를 해결 합니다. 가스 센서3, 트랜지스터1에서 배열 하는 수많은 다른 장치에 대 한 DEP를 사용 하 고 RF 스위치4,5, 분석7에 대 한 박테리아의 위치를.
DEP 전극8에서 자기 조립 나노 와이어 결과 균일 하지 않은 전기 분야의 응용을 통해 polarizable 입자의 조작 이다. 방법은 박테리아9,10 의 조작을 위해 원래 개발 되었다 하지만 이후 나노 와이어 및 나노 재료의 조작에 확장 되었습니다.
나노 입자의 DEP 솔루션 처리 크게 여러 photomasking, 이온 주입, 높은 온도14, 어 닐 링 및 에칭에 따라 전통적인 하향식 기술을 다른 반도체 장치 제작 가능 단계입니다. DEP는 이미 합성 된 나노 입자를 조작, 낮은 온도, 상향식 제조 기술11이 합니다. 이 방법은 온도 민감한, 유연한 플라스틱 기판6,,1213를 포함 하 여 거의 모든 기판에 대규모 나노와이어 장치를 수 있습니다.
이 작품에서 고성능 p-타입 실리콘 나노와이어 필드 효과 트랜지스터 흐름 기반 DEP를 사용 하 여 조작 하 고 FET 전류-전압 특성을 실시. 이 작품에 사용 된 실리콘 나노 와이어 슈퍼 액체 액체 고체 (SFLS) 방법15,16통해 성장 된다. 나노 와이어 의도적으로 첨가 되 고 길이 약 10-50 µ m 직경에서 30-40 nm 이다. SFLS 성장 방법은 매우 매력적인 이후 업계의 나노와이어 재료15확장 가능한 금액을 제공할 수 있습니다. 제안 된 나노와이어 어셈블리 방법론 InAs13, SnO23, GaN18등 다른 반도체 나노와이어 재료에 직접 적용 됩니다. 전도성 나노 와이어19 를 정렬 하 고 나노 입자 전극 간격20에 걸쳐 위치 하는 기술 또한 확장할 수 있습니다.

<table><tbody><tr><td>Silicon/silicon dioxide wafer, CZ method growth, 100mm diameter,&amp;nbsp; 300 nm oxide thermal growth,&amp;nbsp; n-doped phosphorus</td><td>Si-Mat (Silicon materials)</td><td>-</td><td>http://si-mat.com/</td></tr><tr><td>Acetone (200ml)</td><td>Sigma Aldrich</td><td>W332615</td><td>-</td></tr><tr><td>Isopropanol (200ml)</td><td>Sigma Aldrich</td><td>W292907</td><td>-</td></tr><tr><td>Deionised water (150ml)</td><td>On site supply</td><td>-</td><td>-</td></tr><tr><td>Photoresist (A) SF6 PMGI under etch photoresit (approx 1 ml per sample)</td><td>Microchem&amp;nbsp;</td><td>-</td><td>http://microchem.com/pdf/PMGI-Resists-data-sheetV-rhcedit-102206.pdf</td></tr><tr><td>Photoresist (B) S1805 photoresit) (approx 1 ml per sample)</td><td>Microchem&amp;nbsp;</td><td>-</td><td>http://www.microchem.com/PDFs_Dow/S1800.pdf</td></tr><tr><td>Photoresist developer Microposit&amp;nbsp; MF319&amp;nbsp; (100ml)</td><td>Microchem&amp;nbsp;</td><td>-</td><td>http://microchem.com/products/images/uploads/MF_319_Data_Sheet.pdf</td></tr><tr><td>Photoresist remover Microposit remover 1165 (300ml (2 baths 150 each))</td><td>Microchem&amp;nbsp;</td><td>-</td><td>http://micromaterialstech.com/wp-content/dow_electronic_materials/datasheets/1165_Remover.pdf</td></tr></tbody></table>

flow-assisted dielectrophoresis: a low cost method for the fabrication of high performance solution-processable nanowire devices

흐름 기반 dielectrophoresis (DEP)는 효율적인 자기 조립 방법에서 제어 하 고 재현할 수 위치, 맞춤 및 나노 와이어의 선택 이다. DEP은 나노와이어 분석, 특성, 그리고 솔루션 기반 반도체 소자의 제조에 사용 됩니다. 방법은 금속 전극 사이 교체 전기 분야를 적용 하 여 작동 합니다. 나노와이어 배합 중력을 사용 하 여 배합의 흐름을 만드는 경사 표면에 있는 전극에 다음 삭제 됩니다. 나노 와이어 다음 그라데이션 전기 분야 그리고 액체 흐름의 방향에 따라 정렬합니다. 낮은 트랩 밀도와 우수한 전도성 나노 와이어를 선택 하는 필드의 주파수를 조정할 수 있습니다.
이 작품에서 흐름 기반 DEP 나노와이어 필드 효과 트랜지스터를 만드는 데 사용 됩니다. 흐름 기반 DEP는 여러 가지 이점이 있다: 그것은 허용 한다 나노와이어의 전기적 특성; 나노와이어 길이;의 제어 특정 지역; 나노 와이어의 배치 나노 와이어;의 방향 제어 및 제어 장치에 나노와이어 밀도 의입니다.
기술 가스 센서 및 전자 레인지 스위치와 같은 다른 많은 응용 프로그램을 확장할 수 있습니다. 기술은 효율적, 빠르고, 재현성, 이며 소설 nanomaterials의 테스트에 이상적 묽 게 한 해결책의 최소 금액을 사용 하 여. 나노와이어 소자의 웨이퍼 규모 조립 또한 얻을 수 있습니다이 기술을 사용 하 여 테스트용 샘플의 많은 수를 수 있도록 큰 지역 전자 응용 프로그램.

깨끗 한에서 bilayer 사진 평판 결과 급격히 전극 정의. 예제 (그림 1A)에서 간 digitated 손가락 구조는 10 µ m의 채널 길이 함께 사용 되었다. 이러한 구조는 DEP 힘이 적용 될 때 나노 와이어의 최대 수를 큰 영역을 수 있습니다. 그림 1B 하단 게이트 나노와이어 FET 소자의 회로도 보여준다.
잘못 된 나노와이어 분산 농도 뿐만 아니라 부족 쥡니다 그림 2A에 표시 된 나노 와이어의 캐스팅 드롭 예제와 함께 품질이 분산에 발생할 수 있습니다 및 그림 2B, 상당한 양의 나노와이어 묶습니다. 또한 매우 조밀한 나노와이어 분산의 증 착 DEP는 그림 2C와 같이 나노 와이어의 바람직하지 않은 품질 레이어를 생성할 수 있습니다. 이 예제에서는 나노 와이어는 예금 너무 조밀 하 게, 결과 매우 중요 한 나노와이어 나노와이어 차폐 효과에. 좋은 DEP 증 착의 예는 2D 그림, 잘 분산, 고립 된, 정렬 된 나노 와이어를 보여주는에 표시 됩니다.
나노 와이어의 흐름 기반 DEP 나노 와이어를 수직으로 여러 미크론에 그림 3과 같이 전극에의 한 중복 채널을 넘어 발생 한다. 이상적인 나노와이어 어셈블리는 잘 정렬 된 "단층"으로 직선 근사 줄 수 있습니다. 또한, 작은 차이 나노 와이어 나노와이어 차단 효과 줄이기 위해 선호 된다. 흐름 보조 DEP 그림 3A 에서 표시와 그림 3B, DEP 신호 전압 그림 3B, 결과 나노 와이어의 현저 하 게 더 작은 수에 있는 감소 되었다 제어 나노와이어 어셈블리의 예로 전극 간격입니다.
일반적인 실리콘 나노와이어 필드 효과 트랜지스터의 전송 및 출력 검사는 그림 4에 나와 있습니다. 결과 장치는 잘 정의 된 게이트 변조와 p 형 동작을 보여 줍니다. 이 결과 다른 나노와이어 트랜지스터 문학1,2;에 동일한 메서드를 사용 하 여 날조와 잘 비교 그러나,이 소자 들은 또한 개선할 수 있습니다 기법에 의해 표면 패 시 베이 션은 논의 여기17와 같은. 솔루션 처리 실리콘 나노와이어 Fet는 밀리암페어 레벨1;에서 높은 전류에 전시 하 고 있다 그러나, 많은 응용 프로그램에 대 한 마이크로 앰프 전류와 Fet는 충분.
<img alt="Figure 1" class="xfigimg" src="/files/ftp_upload/56408/56408fig1.jpg"> 그림 1: 광학 이미지와 트랜지스터의 도식. (A) 나노 와이어와 센서 전극 구조의 광학 현미경 이미지 전극 간 정렬. (B) 회로도 하단 게이트 나노와이어 필드 효과 트랜지스터 시 일반적인 게이트 Si/SiO2 웨이퍼에 건설의 <a href="//cloudflare-jove-com.bdigitaluss.remotexs.co/files/ftp_upload/56408/56408fig1large.jpg" target="_blank">이 그림의 더 큰 버전을 보려면 여기를 클릭 하십시오.</a>
<img alt="Figure 2" class="xfigimg" src="/files/ftp_upload/56408/56408fig2.jpg"> 그림 2: 편광 된 광 현미경 이미지 솔루션의 실리콘 나노 와이어 입금. (A) 나노 와이어 드롭 보여주는 나노와이어 덩어리의 상당수는 최적화 되지 않은 분산에서 실리콘 웨이퍼에의 예입니다. (B) 드롭 적은 덩어리와 함께 간단한 쥡니다 후 나노 와이어를 캐스팅. (C) 나노 와이어, 그리고 덩어리의 매우 높은 밀도 보여주는 잘못 된 DEP 후 장치. 올바른 DEP 증 착 전극 간격을 교차 하는 잘 정렬 된, 격리 된 나노 와이어를 보여주는 후 (D) 장치. 빨간색 화살표는 유체 흐름의 방향을 나타냅니다. <a href="//cloudflare-jove-com.bdigitaluss.remotexs.co/files/ftp_upload/56408/56408fig2large.jpg" target="_blank">이 그림의 더 큰 버전을 보려면 여기를 클릭 하십시오.</a>
<img alt="Figure 3" class="xfigimg" src="/files/ftp_upload/56408/56408fig3.jpg"> 그림 3: 편광 제어 DEP 증 착의 실리콘 나노 와이어의 광학 현미경 이미지. (A) 나노 와이어 높은 DEP 신호 전압 (15 V), 정렬 된 나노 와이어의 표시 높은 밀도에서 조립. (B) 나노 와이어 두 나노 와이어 전극 브리지와 DEP 저전압 (5v)에서 조립. <a href="//cloudflare-jove-com.bdigitaluss.remotexs.co/files/ftp_upload/56408/56408fig3large.jpg" target="_blank">이 그림의 더 큰 버전을 보려면 여기를 클릭 하십시오.</a>
<img alt="Figure 4" class="xfigimg" src="/files/ftp_upload/56408/56408fig4.jpg"> 그림 4 : 일반적인 나노와이어 FET 장치-V 특성. (A) FET 전송 스캔 골드 전극 가진 실리콘 나노와이어 문이 아래쪽 FET 장치. 드레인 전압-0.1에서-0.5 V-0.1 V와 강화는 간격 및 게이트 전압은에 휩 쓸 10에서 동일한 장치의 (B) 출력 검사 대-40-40 V-V 5에 0에서 밟은 게이트 전압 간격 및 스윕된 드레인 전압 0-0.5 나노 와이어 대 했다 5 pA에서 전류를 2 MHz와 10에서 DEP 신호에서 조립 Vpp. FET 보여줍니다 (VG = 0 V) 5, µΑ에 전류 VD= 0.5 V, 10 인6 -10 7/전류 비율. <a href="//cloudflare-jove-com.bdigitaluss.remotexs.co/files/ftp_upload/56408/56408fig4large.jpg" target="_blank">이 그림의 더 큰 버전을 보려면 여기를 클릭 하십시오.</a>
<img alt="Figure 5" class="xfigimg" src="/files/ftp_upload/56408/56408fig5v2.jpg"> 그림 5: DEP 힘에 다른 conductivities와 anisole 실리콘 나노 와이어에 대 한 주파수 대의 시뮬레이션된 줄거리. 시뮬레이션에는 나노 와이어 11.9의 유전율 있고 2.5 x 10-2 S/m 10 x 10-2 S/m. Anisole에 사이 전도도 4.33의 유전율 및 2 x 10-6 S/m. 참고는 더 높은 conductivities의 가정된 전도도 더 높은 주파수는 힘 0으로 떨어진다. 이 추세는 높은 전도성 나노 와이어 높은 DEP 신호 주파수에서 수집 될 수 있습니다 나타냅니다. <a href="//cloudflare-jove-com.bdigitaluss.remotexs.co/files/ftp_upload/56408/56408fig5large.jpg" target="_blank">이 그림의 더 큰 버전을 보려면 여기를 클릭 하십시오.</a>

Watch this Scientific Journal Video about Flow-assisted Dielectrophoresis: A Low Cost Method for the Fabrication of High Performance Solution-processable Nanowire Devices at JoVE.com

Flow-assisted Dielectrophoresis: A Low Cost Method for the Fabrication of High Performance Solution-processable Nanowire Devices

이 종이, 흐름 보조 dielectrophoresis에 대 한 설명에 자기 조립의 나노와이어 장치. 실리콘 나노와이어 필드 효과 트랜지스터의 제조는 예를 들어 표시 됩니다.

흐름 기반 Dielectrophoresis: 고성능 솔루션 처리 나노와이어 소자의 제조에 대 한 낮은 비용 방법

Flow-assisted dielectrophoresis (DEP) is an efficient self-assembly method for the controllable and reproducible positioning, alignment, and selection of ...

flow-assisted-dielectrophoresis-low-cost-method-for-fabrication-high

Nanyang Technological University

Research

JoVE Journal

Engineering

7.6K 조회수.  University of Surrey. 이 종이, 흐름 보조 dielectrophoresis에 대 한 설명에 자기 조립의 나노와이어 장치. 실리콘 나노와이어 필드 효과 트랜지스터의 제조는 예를 들어 표시 됩니다.

비디오: Flow-assisted Dielectrophoresis: A Low Cost Method for the Fabrication of High Performance Solution-processable Nanowire Devices

Fabricating Nanogaps by Nanoskiving

There are several methods of fabricating nanogaps with controlled spacings, but the precise control over the sub-nanometer spacing between two electrodes-and generating them in practical quantities-is still challenging. The preparation of nanogap electrodes using nanoskiving, which is a form of edge lithography, is a fast, simple and powerful technique. This method is an entirely mechanical process which does not include any photo- or electron-beam lithographic steps and does not require any special equipment or infrastructure such as clean rooms. Nanoskiving is used to fabricate electrically addressable nanogaps with control over all three dimensions; the smallest dimension of these structures is defined by the thickness of the sacrificial layer (Al or Ag) or self-assembled monolayers. These wires can be manually positioned by transporting them on drops of water and are directly electrically-addressable; no further lithography is required to connect them to an electrometer.

The fabrication of electrically addressable, high-aspect-ratio (> 1000:1) metal nanowires separated by gaps of single nanometers using either sacrificial layers of aluminum and silver or self-assembled monolayers as templates is described. These nanogap structures are fabricated without a clean room or any photo- or electron-beam lithographic processes by a form of edge lithography known as nanoskiving.

Nanoskiving으로 Nanogaps을 제조

There are several methods of fabricating nanogaps with controlled spacings, but the precise control over the sub-nanometer spacing between two ...

연구

화학

Ultrahigh Density Array of Vertically Aligned Small-molecular Organic Nanowires on Arbitrary Substrates

In recent years &pi;-conjugated organic semiconductors have emerged as the active material in a number of diverse applications including large-area, low-cost displays, photovoltaics, printable and flexible electronics and organic spin valves. Organics allow (a) low-cost, low-temperature processing and (b) molecular-level design of electronic, optical and spin transport characteristics. Such features are not readily available for mainstream inorganic semiconductors, which have enabled organics to carve a niche in the silicon-dominated electronics market. The first generation of organic-based devices has focused on thin film geometries, grown by physical vapor deposition or solution processing. However, it has been realized that organic nanostructures can be used to enhance performance of above-mentioned applications and significant effort has been invested in exploring methods for organic nanostructure fabrication.	
A particularly interesting class of organic nanostructures is the one in which vertically oriented organic nanowires, nanorods or nanotubes are organized in a well-regimented, high-density array. Such structures are highly versatile and are ideal morphological architectures for various applications such as chemical sensors, split-dipole nanoantennas, photovoltaic devices with radially heterostructured "core-shell" nanowires, and memory devices with a cross-point geometry. Such architecture is generally realized by a template-directed approach. In the past this method has been used to grow metal and inorganic semiconductor nanowire arrays. More recently &pi;-conjugated polymer nanowires have been grown within nanoporous templates. However, these approaches have had limited success in growing nanowires of technologically important &pi;-conjugated small molecular weight organics, such as tris-8-hydroxyquinoline aluminum (Alq3), rubrene and methanofullerenes, which are commonly used in diverse areas including organic displays, photovoltaics, thin film transistors and spintronics.	
Recently we have been able to address the above-mentioned issue by employing a novel "centrifugation-assisted" approach. This method therefore broadens the spectrum of organic materials that can be patterned in a vertically ordered nanowire array. Due to the technological importance of Alq3, rubrene and methanofullerenes, our method can be used to explore how the nanostructuring of these materials affects the performance of aforementioned organic devices. The purpose of this article is to describe the technical details of the above-mentioned protocol, demonstrate how this process can be extended to grow small-molecular organic nanowires on arbitrary substrates and finally, to discuss the critical steps, limitations, possible modifications, trouble-shooting and future applications.

We report a simple method for fabricating an ultrahigh density array of vertically ordered small-molecular organic nanowires. This method allows for synthesis of complex heterostructured hybrid nanowire geometries, which can be inexpensively grown on arbitrary substrates. These structures have potential applications in organic electronics, optoelectronics, chemical sensing, photovoltaics and spintronics.

임의 기판에 수직으로 정렬 작은 분자 유기 나노 와이어의 초 밀도 배열

In  recent years &pi;-conjugated  organic semiconductors have emerged as the active material in a number of  diverse applications including large-area, ...

공학

Monolayer Contact Doping of Silicon Surfaces and Nanowires Using Organophosphorus Compounds

Monolayer Contact Doping (MLCD) is a simple method for doping of surfaces and nanostructures1. MLCD results in the formation of highly controlled, ultra shallow and sharp doping profiles at the nanometer scale. In MLCD process the dopant source is a monolayer containing dopant atoms.
In this article a detailed procedure for surface doping of silicon substrate as well as silicon nanowires is demonstrated. Phosphorus dopant source was formed using tetraethyl methylenediphosphonate monolayer on a silicon substrate. This monolayer containing substrate was brought to contact with a pristine intrinsic silicon target substrate and annealed while in contact. Sheet resistance of the target substrate was measured using 4 point probe. Intrinsic silicon nanowires were synthesized by chemical vapor deposition (CVD) process using a vapor-liquid-solid (VLS) mechanism; gold nanoparticles were used as catalyst for nanowire growth. The nanowires were suspended in ethanol by mild sonication. This suspension was used to dropcast the nanowires on silicon substrate with a silicon nitride dielectric top layer. These nanowires were doped with phosphorus in similar manner as used for the intrinsic silicon wafer. Standard photolithography process was used to fabricate metal electrodes for the formation of nanowire based field effect transistor (NW-FET). The electrical properties of a representative nanowire device were measured by a semiconductor device analyzer and a probe station.

A detailed procedure for surface doping of Silicon interfaces is provided. The ultra-shallow surface doping is demonstrated by using phosphorus containing monolayers and rapid annealing process. The method can be used for doping of macroscopic area surfaces as well as nanostructures.

유기 화합물을 사용하여 실리콘 표면과 나노 와이어의 단층 연락 도핑

Monolayer Contact Doping (MLCD) is a simple method for doping of surfaces and nanostructures1. MLCD results in the formation of highly controlled, ultra ...

Evaluating Plasmonic Transport in Current-carrying Silver Nanowires

Plasmonics is an emerging technology capable of simultaneously transporting a plasmonic signal and an electronic signal on the same information support1,2,3. In this context, metal nanowires are especially desirable for realizing dense routing networks4. A prerequisite to operate such shared nanowire-based platform relies on our ability to electrically contact individual metal nanowires and efficiently excite surface plasmon polaritons5 in this information support. In this article, we describe a protocol to bring electrical terminals to chemically-synthesized silver nanowires6 randomly distributed on a glass substrate7. The positions of the nanowire ends with respect to predefined landmarks are precisely located using standard optical transmission microscopy before encapsulation in an electron-sensitive resist. Trenches representing the electrode layout are subsequently designed by electron-beam lithography. Metal electrodes are then fabricated by thermally evaporating a Cr/Au layer followed by a chemical lift-off. The contacted silver nanowires are finally transferred to a leakage radiation microscope for surface plasmon excitation and characterization8,9. Surface plasmons are launched in the nanowires by focusing a near infrared laser beam on a diffraction-limited spot overlapping one nanowire extremity5,9. For sufficiently large nanowires, the surface plasmon mode leaks into the glass substrate9,10. This leakage radiation is readily detected, imaged, and analyzed in the different conjugate planes in leakage radiation microscopy9,11. The electrical terminals do not affect the plasmon propagation. However, a current-induced morphological deterioration of the nanowire drastically degrades the flow of surface plasmons. The combination of surface plasmon leakage radiation microscopy with a simultaneous analysis of the nanowire electrical transport characteristics reveals the intrinsic limitations of such plasmonic circuitry.

Silver nanowires can simultaneously transport electrons and optical information in the form of surface plasmons. A procedure is described here to realize such a shared circuitry and the limitations at propagating both information carriers are evaluated.

Plasmonics is an emerging technology capable of simultaneously transporting a plasmonic signal and an electronic signal on the same information ...

Fabrication of Carbon Nanotube High-Frequency Nanoelectronic Biosensor for Sensing in High Ionic Strength Solutions

The unique electronic properties and high surface-to-volume ratios of single-walled carbon nanotubes (SWNT) and semiconductor nanowires (NW) 1-4 make them good candidates for high sensitivity biosensors. When a charged molecule binds to such a sensor surface, it alters the carrier density5 in the sensor, resulting in changes in its DC conductance. However, in an ionic solution a charged surface also attracts counter-ions from the solution, forming an electrical double layer (EDL). This EDL effectively screens off the charge, and in physiologically relevant conditions ~100 millimolar (mM), the characteristic charge screening length (Debye length) is less than a nanometer (nm). Thus, in high ionic strength solutions, charge based (DC) detection is fundamentally impeded6-8.
We overcome charge screening effects by detecting molecular dipoles rather than charges at high frequency, by operating carbon nanotube field effect transistors as high frequency mixers9-11. At high frequencies, the AC drive force can no longer overcome the solution drag and the ions in solution do not have sufficient time to form the EDL. Further, frequency mixing technique allows us to operate at frequencies high enough to overcome ionic screening, and yet detect the sensing signals at lower frequencies11-12. Also, the high transconductance of SWNT transistors provides an internal gain for the sensing signal, which obviates the need for external signal amplifier.
Here, we describe the protocol to (a) fabricate SWNT transistors, (b) functionalize biomolecules to the nanotube13, (c) design and stamp a poly-dimethylsiloxane (PDMS) micro-fluidic chamber14 onto the device, and (d) carry out high frequency sensing in different ionic strength solutions11.

We describe the device fabrication and measurement protocol for carbon nanotube based high frequency biosensors. The high frequency sensing technique mitigates the fundamental ionic (Debye) screening effect and allows nanotube biosensor to be operated in high ionic strength solutions where conventional electronic biosensors fail. Our technology provides a unique platform for point-of-care (POC) electronic biosensors operating in physiologically relevant conditions.

높은 이온 강도 솔루션에 감지하기위한 탄소 나노 튜브 고주파 나노 바이오 센서의 제작

The unique electronic properties and high surface-to-volume ratios of single-walled carbon nanotubes (SWNT) and semiconductor nanowires (NW) 1-4 make them ...

생체공학

Creating Sub-50 Nm Nanofluidic Junctions in PDMS Microfluidic Chip via Self-Assembly Process of Colloidal Particles

Polydimethylsiloxane (PDMS) is the prevailing building material to make microfluidic devices due to its ease of molding and bonding as well as its transparency. Due to the softness of the PDMS material, however, it is challenging to use PDMS for building nanochannels. The channels tend to collapse easily during plasma bonding. In this paper, we present an evaporation-driven self-assembly method of silica colloidal nanoparticles to create nanofluidic junctions with sub-50 nm pores between two microchannels. The pore size as well as the surface charge of the nanofluidic junction is tunable simply by changing the colloidal silica bead size and surface functionalization outside of the assembled microfluidic device in a vial before the self-assembly process. Using the self-assembly of nanoparticles with a bead size of 300 nm, 500 nm, and 900 nm, it was possible to fabricate a porous membrane with a pore size of ~45 nm, ~75 nm and ~135 nm, respectively. Under electrical potential, this nanoporous membrane initiated ion concentration polarization (ICP) acting as a cation-selective membrane to concentrate DNA by ~1,700 times within 15 min. This non-lithographic nanofabrication process opens up a new opportunity to build a tunable nanofluidic junction for the study of nanoscale transport processes of ions and molecules inside a PDMS microfluidic chip.

We propose a simple self-assembly technique of silica colloidal nanoparticles to create a nanofluidic junction between two microchannels in polydimethylsiloxane (PDMS). Using this technique, a nanoporous bead membrane with a pore size down to ~45 nm was built inside a microchannel and applied to electrokinetic preconcentration of DNA samples.

콜로이드 입자의 자기 조립 과정을 통해 PDMS 미세 유체 칩의 하위 50 Nm의 나노 유체 접합 만들기

Polydimethylsiloxane (PDMS) is the prevailing building material to make microfluidic devices due to its ease of molding and bonding as well as its ...

Fabrication of Fully Solution Processed Inorganic Nanocrystal Photovoltaic Devices

We demonstrate a method for the preparation of fully solution processed inorganic solar cells from a spin and spray coating deposition of nanocrystal inks. For the photoactive absorber layer, colloidal CdTe and CdSe nanocrystals (3-5 nm) are synthesized using an inert hot injection technique and cleaned with precipitations to remove excess starting reagents. Similarly, gold nanocrystals (3-5 nm) are synthesized under ambient conditions and dissolved in organic solvents. In addition, precursor solutions for transparent conductive indium tin oxide (ITO) films are prepared from solutions of indium and tin salts paired with a reactive oxidizer. Layer-by-layer, these solutions are deposited onto a glass substrate following annealing (200-400 &#176;C) to build the nanocrystal solar cell (glass/ITO/CdSe/CdTe/Au). Pre-annealing ligand exchange is required for CdSe and CdTe nanocrystals where films are dipped in NH4Cl:methanol to replace long-chain native ligands with small inorganic Cl- anions. NH4Cl(s) was found to act as a catalyst for the sintering reaction (as a non-toxic alternative to the conventional CdCl2(s) treatment) leading to grain growth (136&#177;39 nm) during heating. The thickness and roughness of the prepared films are characterized with SEM and optical profilometry. FTIR is used to determine the degree of ligand exchange prior to sintering, and XRD is used to verify the crystallinity and phase of each material. UV/Vis spectra show high visible light transmission through the ITO layer and a red shift in the absorbance of the cadmium chalcogenide nanocrystals after thermal annealing. Current-voltage curves of completed devices are measured under simulated one sun illumination. Small differences in deposition techniques and reagents employed during ligand exchange have been shown to have a profound influence on the device properties. Here, we examine the effects of chemical (sintering and ligand exchange agents) and physical treatments (solution concentration, spray-pressure, annealing time and annealing temperature) on photovoltaic device performance.

This protocol describes the synthesis and solution deposition of inorganic nanocrystals layer by layer to produce thin film electronics on non-conductive surfaces. Solvent-stabilized inks can produce complete photovoltaic devices on glass substrates via spin and spray coating following post-deposition ligand exchange and sintering.

완전 해결 가공 된 무기 나노 결정 태양 광 발전 장치의 제작

We demonstrate a method for the preparation of fully solution processed inorganic solar cells from a spin and spray coating deposition of nanocrystal ...

Electric-field Control of Electronic States in WS2 Nanodevices by Electrolyte Gating

A method of carrier number control by electrolyte gating is demonstrated. We have obtained WS2 thin flakes with atomically flat surface via scotch tape method or individual WS2 nanotubes by dispersing the suspension of WS2 nanotubes. The selected samples have been fabricated into devices by the use of the electron beam lithography and electrolyte is put on the devices. We have characterized the electronic properties of the devices under applying the gate voltage. In the small gate voltage region, ions in the electrolyte are accumulated on the surface of the samples which leads to the large electric potential drop and resultant electrostatic carrier doping at the interface. Ambipolar transfer curve has been observed in this electrostatic doping region. When the gate voltage is further increased, we met another drastic increase of source-drain current which implies that ions are intercalated into layers of WS2 and electrochemical carrier doping is realized. In such electrochemical doping region, superconductivity has been observed. The focused technique provides a powerful strategy for achieving the electric-filed-induced quantum phase transition.

Electric-field Control of Electronic States in WS2 Nanodevices by Electrolyte Gating

Here, we present a protocol to control the carrier number in solids by using the electrolyte.

A method of carrier number control by electrolyte gating is demonstrated. We have obtained WS2 thin flakes with atomically flat surface via scotch tape ...

A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics

Two-dimensional (2D) materials have attracted huge attention due to their unique properties and potential applications. Since wafer scale synthesis of 2D materials is still in nascent stages, scientists cannot fully rely on traditional semiconductor techniques for related research. Delicate processes from locating the materials to electrode definition need to be well controlled. In this article, a universal fabrication protocol required in manufacturing nanoscale electronics, such as 2D quasi-heterojunction bipolar transistors (Q-HBT), and 2D back-gated transistors are demonstrated. This protocol includes the determination of material position, electron beam lithography (EBL), metal electrode definition, et al. A step by step narrative of the fabrication procedures for these devices are also presented. Furthermore, results show that each of the fabricated devices has achieved high performance with high repeatability. This work reveals a comprehensive description of process flow for preparing 2D nano-electronics, enables the research groups to access this information, and pave the way toward future electronics.

The article aims to introduce a standard and reliable fabrication procedure for the development of future low dimensional nanoelectronics.

2 차원 일렉트로닉스를 조작 하는 표준 및 신뢰할 수 있는 방법

Two-dimensional (2D) materials have attracted huge attention due to their unique properties and potential applications. Since wafer scale synthesis of 2D ...

Iron Nanowire Fabrication by Nano-Porous Anodized Aluminum and its Characterization

Magnetic nanowires possess unique properties that have attracted the interest of different fields of research, including basic physics, biomedicine, and data storage. We demonstrate a fabrication method for iron (Fe) nanowires&#160;via electrochemical deposition into anodic&#160;alumina oxide (AAO) templates. The templates are fabricated by anodization of aluminum (Al) discs, and the pore length and diameter are controlled by changing the anodizing conditions. Pores with an average diameter of around 120 nm are created using oxalic acid as the electrolyte. Using this method, cylindrical nanowires are synthesized, which are released by dissolving the alumina using a selective chemical etchant.

In this work, we describe a&#160;protocol to fabricate iron nanowires, including the formation of the porous alumina membrane that is used as the template, electrodeposition into templates using electrolyte solution, and the release of the nanowires into the solution.

나노 다공성 양극 산화 알루미늄및 그 특성화에 의한 철 나노 와이어 제조

Magnetic nanowires possess unique properties that have attracted the interest of different fields of research, including basic physics, biomedicine, and ...